Ar 3/24/2 0 25, mae PCIe wedi cael iteriadau ac uwchraddiadau lluosog ers ei sefydlu, ac mae bellach wedi dod yn bont ryng -gysylltiad anhepgor rhwng dyfeisiau cyfrifiadurol fel CPUs, GPUs, FPGAs, FPGAs, SSDs ac ati. Mae cyfraddau a PCIe (7} {7} {7}} {7} {7} {7} {7}} y 3 sianel), ac yn ddiweddar fersiwn a ryddhawyd gan PCI-SIG {{1 {0}}. 9 o fanyleb PCI Express 7. 0. Yn ôl y disgwyl, bydd fersiwn swyddogol y fanyleb fanyleb hefyd yn cael ei rhyddhau o fewn 2 {{2 {0}} 25, yn llawer cynt na'r flwyddyn a ragwelwyd yn flaenorol o 2027. Bydd PCIe 7.0 yn cynyddu cyflymder trosglwyddo data pob pin i 128 gt/s, gan wella'n sylweddol. Mae hyn yn golygu, cyn ystyried amgodio uwchben, y gall cysylltiad 16 sianel (X16) gefnogi lled band dwyochrog o 512GB/s. Er mwyn gwella cyfradd trosglwyddo data a lled band, bydd rhyngwyneb PCIe Gen7 yn defnyddio signalau modiwleiddio osgled pwls pedair lefel (PAM4), amgodio modd fflit 1b/1b, a chywiro gwallau ymlaen (FEC), y mae pob un ohonynt yn swyddogaethau a etifeddwyd o PCIe Gen6 yn y safon hon. Er bod disgwyl i fersiwn derfynol fanyleb PCIe 7.0 gael ei rhyddhau o fewn 2025, oherwydd rhwystrau amrywiol y deuir ar eu traws mewn prosesau ymchwil a datblygu, profi a gweithgynhyrchu, gall cynhyrchion gwirioneddol gymryd mwy o amser i gael eu poblogeiddio'n eang.
Dangosyddion nodweddiadol allweddol ar gyfer pcie7. 0
1. Dyblu lled band:
Nod PCIe 7. 0 yw dyblu cyfradd trosglwyddo PCIe 6. 0 (64 gt/s) i gyfradd didau amrwd o 128 gt/s, a darparu hyd at 512 Gb/s cyflymder trosglwyddo dwyochrog trwy gyfluniad x16. Mae hyn yn cynrychioli naid sylweddol mewn trwybwn data, sy'n hanfodol ar gyfer cymwysiadau sydd angen prosesu llawer iawn o ddata.
2. Mabwysiadu Technoleg Signalau PAM4:
Parhewch i ddefnyddio a gwneud y gorau o'r modiwleiddio osgled pwls gyda thechnoleg signal 4 lefel (PAM4) a gyflwynwyd o PCIe 6. 0, sy'n caniatáu amgodio dau ddarn data fesul cylch cloc, gan wella effeithlonrwydd trosglwyddo data yn effeithiol.
3. Rhowch sylw i baramedrau sianel a hygyrchedd:
Yn y dyluniad, dylid rhoi sylw i berfformiad sianel yr haen gorfforol i sicrhau cywirdeb signalau dros bellteroedd hirach, sy'n arbennig o bwysig ar gyfer y rhyng -gysylltiad o fewn canolfannau data.
4. Darparu hwyrni isel a dibynadwyedd uchel yn barhaus:
Mae sicrhau bod trosglwyddo data nid yn unig yn gyflym, ond hefyd yn hwyr yn isel ac mae dibynadwyedd uchel yn hanfodol ar gyfer cymwysiadau amser real fel deallusrwydd artiffisial/dysgu peiriant (AI/ML) a chyfrifiadura cwmwl.
5. Gwella effeithlonrwydd ynni:
Gyda gwella perfformiad dyfeisiau, mae materion effeithlonrwydd ynni wedi dod yn fwyfwy beirniadol. Mae PCIe 7. 0 wedi ymrwymo i leihau'r defnydd o ynni, gwneud canolfannau data ac amgylcheddau cyfrifiadurol perfformiad uchel eraill sy'n fwy cyfeillgar i'r amgylchedd ac economaidd.
6. Cynnal cydnawsedd yn ôl:
Er gwaethaf cyflwyno llawer o dechnolegau newydd, mae PCIe 7. 0 yn dal i gefnogi pob fersiwn flaenorol o dechnoleg PCIe, sy'n golygu y gellir amddiffyn buddsoddiadau caledwedd presennol wrth drosglwyddo'n llyfn i'r safonau cenhedlaeth newydd.
